لوجيك آند فليب فلوب-SN74LVC74APWR

نعال الشاطئومزلاجهي أجهزة إلكترونية رقمية شائعة ذات حالتين مستقرتين يمكن استخدامهما لتخزين المعلومات، ويمكن لقلاب أو مزلاج واحد تخزين 1 بت من المعلومات.

Flip-Flop (يُختصر بـ FF)، والمعروف أيضًا باسم البوابة ثنائية الاستقرار، والمعروف أيضًا باسم flip-flop ثنائي الاستقرار، عبارة عن دائرة منطقية رقمية يمكنها العمل في حالتين.تظل النعال في حالتها حتى تتلقى نبضة إدخال، تُعرف أيضًا باسم الزناد.عندما يتم استقبال نبضة دخل، فإن حالة الخرج المتقلب تتغير وفقًا للقواعد ثم تظل في تلك الحالة حتى يتم استقبال مشغل آخر.

مزلاج، حساس لمستوى النبض، يغير الحالة تحت مستوى نبض الساعة، المزلاج عبارة عن وحدة تخزين يتم تشغيلها على المستوى، ويعتمد إجراء تخزين البيانات على قيمة مستوى إشارة الإدخال، فقط عندما يكون المزلاج في وضع التشغيل حالة التمكين، سوف يتغير الإخراج مع إدخال البيانات.يختلف المزلاج عن التقليب، فهو لا يقوم بإغلاق البيانات، وتتغير الإشارة عند الإخراج مع إشارة الإدخال، تمامًا مثل الإشارة التي تمر عبر المخزن المؤقت؛بمجرد أن تعمل إشارة المزلاج كمزلاج، يتم قفل البيانات ولا تعمل إشارة الإدخال.ويسمى المزلاج أيضًا مزلاج شفاف، مما يعني أن الإخراج يكون شفافًا بالنسبة للإدخال عندما لا يكون مغلقًا.

الفرق بين المزلاج والوجه بالتخبط
يعتبر المزلاج والقلاب من أجهزة التخزين الثنائية ذات وظيفة الذاكرة، وهي واحدة من الأجهزة الأساسية لتكوين دوائر منطقية توقيتية مختلفة.الفرق هو: يرتبط المزلاج بجميع إشارات الإدخال الخاصة به، عندما تتغير إشارة الإدخال، يتغير المزلاج، ولا توجد محطة على مدار الساعة؛يتم التحكم في flip-flop بواسطة الساعة، فقط عندما يتم تشغيل الساعة لأخذ عينات من المدخلات الحالية، وإنشاء الإخراج.بالطبع، نظرًا لأن كلاً من المزلاج والتخبط هما منطق توقيت، فإن الإخراج لا يرتبط فقط بالإدخال الحالي، ولكنه يرتبط أيضًا بالمخرج السابق.

1. يتم تشغيل المزلاج حسب المستوى، وليس التحكم المتزامن.يتم تشغيل DFF بواسطة حافة الساعة والتحكم المتزامن.

2. المزلاج حساس لمستوى الإدخال ويتأثر بتأخير الأسلاك، لذلك من الصعب التأكد من أن الإخراج لا ينتج نتوءات؛DFF أقل عرضة لإنتاج نتوءات.

3، إذا كنت تستخدم دوائر البوابة لبناء المزلاج وDFF، فإن المزلاج يستهلك موارد بوابة أقل من DFF، وهو مكان أفضل للمزلاج من DFF.لذلك، فإن تكامل استخدام المزلاج في ASIC أعلى من DFF، ولكن العكس هو الصحيح في FPGA، لأنه لا توجد وحدة مزلاج قياسية في FPGA، ولكن توجد وحدة DFF، ويحتاج LATCH إلى أكثر من LE ليتم تحقيقه.يتم تشغيل المزلاج على المستوى، وهو ما يعادل وجود نهاية تمكين، وبعد التنشيط (في وقت مستوى التمكين) يعادل سلكًا، والذي يتغير مع اختلاف الإخراج مع الإخراج.في الحالة غير الممكنة، يتم الحفاظ على الإشارة الأصلية، والتي يمكن رؤيتها وفرق التقليب، في الواقع، في كثير من الأحيان، لا يكون المزلاج بديلاً عن ff.

4، سوف يصبح المزلاج تحليل توقيت ثابت معقد للغاية.

5. في الوقت الحاضر، يتم استخدام المزلاج فقط في الدوائر المتطورة جدًا، مثل وحدة المعالجة المركزية P4 من Intel.تحتوي FPGA على وحدة مزلاج، ويمكن تكوين وحدة التسجيل كوحدة مزلاج، في دليل xilinx v2p سيتم تكوينه كوحدة تسجيل/مزلاج، والمرفق هو مخطط هيكل نصف شريحة xilinx.لم يتم فحص النماذج والمصنعين الآخرين لـ FPGAs.- شخصيًا، أعتقد أن xilinx قادر على المطابقة المباشرة لـ Altera قد يكون أكثر مشكلة، مع القليل من جنيهات إسترلينية للقيام بها، ومع ذلك، لا يمكن تكوين كل شريحة بجهاز xilinx بهذه الطريقة، واجهة DDR الوحيدة لـ Altera بها وحدة مزلاج خاصة، بشكل عام فقط سيتم استخدام دائرة عالية السرعة في تصميم المزلاج.ألتيرا LE ليس هيكل مزلاج، والتحقق من SP3 وSP2E، وغيرها من عدم التحقق، يقول الدليل أن هذا التكوين معتمد.إن تعبير wangdian الخاص بـ Altera صحيح، ولا يمكن تكوين ff الخاص بـ Altera على المزلاج، فهو يستخدم جدول بحث لتنفيذ المزلاج.

قاعدة التصميم العامة هي: تجنب المزلاج في معظم التصميمات.سيسمح لك بتصميم التوقيت المنتهي، وهو مخفي جدًا، ولا يمكن لغير المخضرم العثور عليه.مزلاج الخطر الأكبر هو عدم تصفية الأزيز.وهذا أمر خطير للغاية بالنسبة للمستوى التالي من الدائرة.لذلك، طالما أنه يمكنك استخدام مكان التقليب D، فلا تستخدم المزلاج.