Merrillchip جديد وأصلي متوفر في المخزون مكونات إلكترونية دائرة متكاملة IC DS90UB928QSQX/NOPB

1.

FPDLINK عبارة عن ناقل نقل تفاضلي عالي السرعة مصمم بواسطة TI، ويستخدم بشكل أساسي لنقل بيانات الصورة، مثل بيانات الكاميرا والعرض.يتطور المعيار باستمرار، بدءًا من زوج الخطوط الأصلي الذي ينقل صورًا بدقة 720P@60 إطارًا في الثانية إلى القدرة الحالية على إرسال صور بدقة 1080P@60 إطارًا في الثانية، مع دعم الرقائق اللاحقة لدقة صور أعلى.مسافة النقل أيضًا طويلة جدًا، حيث تصل إلى حوالي 20 مترًا، مما يجعلها مثالية لتطبيقات السيارات.

يحتوي FPDLINK على قناة أمامية عالية السرعة لنقل بيانات الصورة عالية السرعة وجزء صغير من بيانات التحكم.هناك أيضًا قناة خلفية منخفضة السرعة نسبيًا لنقل معلومات التحكم العكسي.تشكل الاتصالات الأمامية والخلفية قناة تحكم ثنائية الاتجاه، مما يؤدي إلى التصميم الذكي لـ I2C في FPDLINK الذي سيتم مناقشته في هذه الورقة.

يتم استخدام FPDLINK مع جهاز تسلسل وأداة إلغاء التسلسل مقترنين معًا، ويمكن توصيل وحدة المعالجة المركزية إما بجهاز التسلسل أو أداة إلغاء التسلسل، اعتمادًا على التطبيق.على سبيل المثال، في تطبيق الكاميرا، يتصل مستشعر الكاميرا ببرنامج إلغاء التسلسل ويرسل البيانات إلى أداة إلغاء التسلسل، بينما تتلقى وحدة المعالجة المركزية البيانات المرسلة من أداة إلغاء التسلسل.في تطبيق العرض، ترسل وحدة المعالجة المركزية البيانات إلى جهاز التسلسل ويستقبل برنامج إلغاء التسلسل البيانات من جهاز التسلسل ويرسلها إلى شاشة LCD لعرضها.

2.

يمكن بعد ذلك توصيل i2c الخاص بوحدة المعالجة المركزية بجهاز التسلسل أو i2c الخاص بإلغاء التسلسل.تستقبل شريحة FPDLINK معلومات I2C التي ترسلها وحدة المعالجة المركزية وتنقل معلومات I2C إلى الطرف الآخر عبر FPDLINK.كما نعلم، في بروتوكول i2c، تتم مزامنة SDA عبر SCL.في التطبيقات العامة، يتم تثبيت البيانات على الحافة الصاعدة لـ SCL، الأمر الذي يتطلب أن يكون السيد أو العبد جاهزًا للبيانات الموجودة على الحافة الهابطة لـ SCL.ومع ذلك، في FPDLINK، نظرًا لأن إرسال FPDLINK محدد التوقيت، فلا توجد مشكلة عندما يرسل السيد البيانات، على الأكثر يتلقى العبد البيانات بعد بضع ساعات من إرسالها من السيد، ولكن هناك مشكلة عندما يرد العبد على السيد على سبيل المثال، عندما يستجيب العبد للسيد بـ ACK عند إرسال ACK إلى السيد، يكون ذلك بالفعل متأخرًا عن الوقت الذي أرسله العبد، أي أنه قد مر بالفعل بتأخير FPDLINK وربما فاته الارتفاع حافة SCL.

ولحسن الحظ، يأخذ بروتوكول i2c هذا الموقف في الاعتبار.تحدد مواصفات i2c خاصية تسمى امتداد i2c، مما يعني أن العبد i2c يمكنه سحب SCL للأسفل قبل إرسال ACK إذا لم يكن جاهزًا بحيث يفشل السيد عند محاولة سحب SCL لأعلى بحيث يستمر السيد في المحاولة. اسحب SCL لأعلى وانتظر، لذلك عند تحليل شكل موجة i2c على الجانب التابع لـ FPDLINK، سنجد أنه في كل مرة يتم إرسال جزء عنوان الرقيق، هناك 8 بتات فقط، وسيتم الرد على ACK لاحقًا.

تستفيد شريحة FPDLINK الخاصة بشركة TI استفادة كاملة من هذه الميزة، فبدلاً من مجرد إعادة توجيه شكل موجة i2c المستلم (أي الاحتفاظ بنفس معدل البث بالباود مثل المرسل)، فإنها تعيد إرسال البيانات المستلمة بمعدل الباود المحدد على شريحة FPDLINK.لذلك من المهم ملاحظة ذلك عند تحليل شكل موجة i2c على الجانب التابع لـ FPDLINK.قد يكون معدل الباود i2c لوحدة المعالجة المركزية 400 كيلو، لكن معدل الباود i2c على الجانب التابع FPDLINK هو 100 كيلو أو 1 ميجا، اعتمادًا على إعدادات SCL العالية والمنخفضة في شريحة FPDLINK.