order_bg

منتجات

DS90UB914ATRHSRQ1 العلامة التجارية الأصلية الجديدة QFN DS90UB914ATRHSRQ1 مع مناشدات عرض إعادة التحقق من البائع

وصف قصير:

يوفر جهاز DS90UB914A-Q1 واجهة FPD-Link III مع قناة أمامية عالية السرعة وقناة تحكم ثنائية الاتجاه لنقل البيانات عبر كابل محوري واحد أو زوج تفاضلي.يشتمل جهاز DS90UB914A-Q1 على إشارات تفاضلية على كل من القناة الأمامية عالية السرعة ومسارات بيانات قناة التحكم ثنائية الاتجاه.أداة إلغاء التسلسل مخصصة للاتصالات بين أجهزة التصوير ومعالجات الفيديو في وحدة التحكم الإلكترونية (ECU).يعتبر هذا الجهاز مناسبًا بشكل مثالي لتشغيل بيانات الفيديو التي تتطلب عمقًا يصل إلى 12 بت بكسل بالإضافة إلى إشارتي مزامنة إلى جانب ناقل قناة التحكم ثنائي الاتجاه.


تفاصيل المنتج

علامات المنتج

سمات المنتج

يكتب وصف يختار
فئة الدوائر المتكاملة (ICs)

واجهه المستخدم

مُسلسلات، مُسلسلات

 

 

 

MFR شركة Texas Instruments  
مسلسل السيارات، AEC-Q100  
طَرد الشريط والبكرة (TR)

قطع الشريط (CT)

ديجي ريل®

 

 

 

حالة المنتج نشيط  
وظيفة إلغاء التسلسل  
معدل البيانات 1.4 جيجابت في الثانية  
نوع الإدخال FPD-لينك III، LVDS  
نوع الإخراج LVCMOS  
عدد المدخلات 1  
عدد النواتج 12  
الجهد - العرض 1.71 فولت ~ 3.6 فولت  
درجة حرارة التشغيل -40 درجة مئوية ~ 105 درجة مئوية (تا)  
نوع التركيب سطح جبل  
الحزمة / القضية 48-WFQFN الوسادة المكشوفة  
حزمة جهاز المورد 48-WQFN (7x7)  
رقم المنتج الأساسي DS90UB914  
SPQ 1000 قطعة  

 

المتسلسل/إلغاء التسلسل (SerDes) هو زوج من الكتل الوظيفية المستخدمة بشكل شائع في الاتصالات عالية السرعة للتعويض عن الإدخال/الإخراج المحدود.تقوم هذه الكتل بتحويل البيانات بين البيانات التسلسلية والواجهات المتوازية في كل اتجاه.يشير المصطلح "SerDes" بشكل عام إلى الواجهات المستخدمة في التقنيات والتطبيقات المختلفة.الاستخدام الأساسي لـ SerDes هو توفير نقل البيانات عبر خط واحد أو خطالزوج التفاضليمن أجل تقليل عدد دبابيس الإدخال/الإخراج والوصلات البينية.

 

تتكون وظيفة SerDes الأساسية من كتلتين وظيفيتين: كتلة Parallel In Serial Out (PISO) (المعروفة أيضًا باسم Parallel-to-Serial converter) وكتلة Serial In Parallel Out (SIPO) (المعروفة أيضًا باسم محول Serial-to-Parallel).هناك 4 بنيات مختلفة لـ SerDes: (1) SerDes للساعة المتوازية، (2) SerDes للساعة المضمنة، (3) 8b/10b SerDes، (4) SerDes ذات البتات المتداخلة.

تحتوي كتلة PISO (الإدخال المتوازي والإخراج التسلسلي) عادةً على إدخال ساعة متوازية ومجموعة من خطوط إدخال البيانات ومزالج بيانات الإدخال.وقد يستخدم داخليا أو خارجياحلقة مقفلة الطور (PLL)لمضاعفة الساعة المتوازية الواردة حتى التردد التسلسلي.أبسط شكل من أشكال PISO لديه واحدسجل التحولالذي يستقبل البيانات المتوازية مرة واحدة في كل ساعة متوازية، ويخرجها بمعدل الساعة التسلسلية الأعلى.قد تستفيد عمليات التنفيذ أيضًا من أمخزنة بشكل مزدوجسجل لتجنبالاستقرارعند نقل البيانات بين مجالات الساعة.

عادةً ما تحتوي كتلة SIPO (الإدخال التسلسلي والإخراج المتوازي) على مخرج ساعة استقبال ومجموعة من خطوط إخراج البيانات ومزالج بيانات الإخراج.ربما تم استرداد ساعة الاستلام من البيانات بواسطة المسلسلاستعادة الساعةتقنية.ومع ذلك، فإن SerDes التي لا ترسل ساعة تستخدم ساعة مرجعية لقفل PLL على تردد الإرسال الصحيح، مع تجنب انخفاضالترددات التوافقيةموجود فيتدفق المعلومات.تقوم كتلة SIPO بعد ذلك بتقسيم الساعة الواردة إلى المعدل الموازي.عادةً ما تحتوي عمليات التنفيذ على سجلين متصلين كمخزن مؤقت مزدوج.يتم استخدام أحد السجلات لتسجيل التدفق التسلسلي، ويتم استخدام الآخر للاحتفاظ بالبيانات للجانب الموازي الأبطأ.

تتضمن بعض أنواع SerDes كتل التشفير/فك التشفير.الغرض من هذا التشفير/فك التشفير هو عادةً وضع حدود إحصائية على الأقل على معدل انتقالات الإشارة للسماح بتسهيل الأمراستعادة الساعةفي المتلقي، لتوفيرتأطير، وتقديمتوازن العاصمة.

ميزات DS90UB914A-Q1

  • مؤهل لتطبيقات السيارات AEC-Q10025-MHz إلى 100-MHz Input Pixel Clock Support
    • درجة حرارة الجهاز من الدرجة 2: -40 درجة مئوية إلى +105 درجة مئوية نطاق درجة حرارة التشغيل المحيطة
    • مستوى تصنيف الجهاز HBM ESD ± 8 كيلو فولت
    • جهاز CDM ESD مستوى التصنيف C6
  • حمولة البيانات القابلة للبرمجة: قناة واجهة تحكم ثنائية الاتجاه مستمرة منخفضة الكمون مع دعم I2C عند 400 كيلو هرتز
    • حمولة 10 بت تصل إلى 100 ميجاهرتز
    • حمولة 12 بت تصل إلى 75 ميجا هرتز
  • معدد إرسال 2:1 للاختيار بين صورتين مُدخلتين
  • قادرة على استقبال أكثر من 15 مترًا من الكابلات المحورية أو 20 مترًا من الكابلات الملتوية المزدوجة
  • تشغيل قوي للطاقة فوق المحورية (PoC).
  • يتكيف جهاز التعادل تلقائيًا مع التغييرات في فقدان الكابل
  • LOCK دبوس الإبلاغ عن الإخراج وميزة التشخيصSPEED BIST للتحقق من صحة الارتباط
  • مصدر طاقة واحد عند 1.8 فولت
  • متوافق مع ISO 10605 وIEC 61000-4-2 ESD
  • تخفيف EMI/EMC مع طيف الانتشار القابل للبرمجة (SSCG) ومخرجات متداخلة لجهاز الاستقبال

وصف DS90UB914A-Q1

يوفر جهاز DS90UB914A-Q1 واجهة FPD-Link III مع قناة أمامية عالية السرعة وقناة تحكم ثنائية الاتجاه لنقل البيانات عبر كابل محوري واحد أو زوج تفاضلي.يشتمل جهاز DS90UB914A-Q1 على إشارات تفاضلية على كل من القناة الأمامية عالية السرعة ومسارات بيانات قناة التحكم ثنائية الاتجاه.أداة إلغاء التسلسل مخصصة للاتصالات بين أجهزة التصوير ومعالجات الفيديو في وحدة التحكم الإلكترونية (ECU).يعتبر هذا الجهاز مناسبًا بشكل مثالي لتشغيل بيانات الفيديو التي تتطلب عمقًا يصل إلى 12 بت بكسل بالإضافة إلى إشارتي مزامنة إلى جانب ناقل قناة التحكم ثنائي الاتجاه.

يتميز برنامج إلغاء التسلسل بوجود معدد إرسال للسماح بالاختيار بين جهازي تصوير إدخال، أحدهما نشط في كل مرة.يقوم نقل الفيديو الأساسي بتحويل بيانات 10 بت أو 12 بت إلى دفق تسلسلي واحد عالي السرعة، إلى جانب نقل قناة تحكم ثنائية الاتجاه منفصلة ذات زمن وصول منخفض تقبل معلومات التحكم من منفذ I2C وتكون مستقلة عن فترة طمس الفيديو.

يسمح استخدام تقنية الساعة المدمجة في TI باتصال شفاف مزدوج الاتجاه عبر زوج تفاضلي واحد، يحمل معلومات قناة التحكم غير المتماثلة وثنائية الاتجاه.يعمل هذا الدفق التسلسلي الفردي على تبسيط عملية نقل ناقل بيانات واسع عبر مسارات PCB والكابلات عن طريق التخلص من مشكلات الانحراف بين البيانات المتوازية ومسارات الساعة.يؤدي هذا إلى توفير تكلفة النظام بشكل كبير عن طريق تضييق مسارات البيانات التي بدورها تقلل طبقات ثنائي الفينيل متعدد الكلور وعرض الكابل وحجم الموصل ودبابيسه.بالإضافة إلى ذلك، توفر مدخلات إلغاء التسلسل معادلة تكيفية للتعويض عن الخسارة من الوسائط عبر مسافات أطول.يتم استخدام التشفير/فك التشفير الداخلي المتوازن للتيار المستمر لدعم التوصيلات البينية المقترنة بالتيار المتردد.


  • سابق:
  • التالي:

  • اكتب رسالتك هنا وأرسلها لنا