10AX048H2F34E2SG 100% مخزون خاص جديد ومبتكر عائلة الدوائر المتكاملة عالية الأداء على مدار الساعة

وصف قصير:

توفر عائلة أجهزة Arria 10 أداءً أعلى من الجيل السابق من FPGA متوسطة المدى ومتطورة وتوفر كفاءة الطاقة التي يتم تحقيقها من خلال مجموعة شاملة من تقنيات توفير الطاقة.تعتبر أجهزة Arria 10 مثالية للتطبيقات عالية الأداء والحساسة للطاقة ومتوسطة المدى في الأسواق المتنوعة.

إرسال البريد الإلكتروني لنا تحميل جدول التاريخ

تفاصيل المنتج

علامات المنتج

سمات المنتج

الاتحاد الأوروبي بنفايات	متوافق
شبكة الاتصالات الإلكترونية (الولايات المتحدة)	3A001.a.7.ب
حالة الجزء	نشيط
هيئة تحرير الشام	8542.39.00.01
السيارات	No
PPAP	No
اسم العائلة	آريا® 10 جي إكس
تكنولوجيا العملية	20 نانومتر
إدخال/إخراج المستخدم	492
عدد المسجلين	727160
جهد إمداد التشغيل (V)	0.9
عناصر المنطق	480000
عدد المضاعفات	2736 (18x19)
نوع ذاكرة البرنامج	سرام
الذاكرة المدمجة (كيلوبت)	28760
إجمالي عدد كتلة ذاكرة الوصول العشوائي	1438
إيماكس	3
وحدات منطق الجهاز	480000
رقم الجهاز لمكتبات DLL/PLLs	12
قنوات الإرسال والاستقبال	36
سرعة جهاز الإرسال والاستقبال (جيجابايت في الثانية)	17.4
DSP مخصص	1368
بكيي	2
قابلية البرمجة	نعم
دعم إعادة البرمجة	نعم
حماية النسخ	نعم
إمكانية البرمجة داخل النظام	نعم
مستوى السرعة	2
معايير الإدخال/الإخراج أحادية العضوية	LVTTL\|LVCMOS
واجهة الذاكرة الخارجية	DDR3 SDRAM\|DDR4\|LPDDR3\|RLDRAM II\|RLDRAM III\|QDRII+SRAM
الحد الأدنى لجهد إمداد التشغيل (V)	0.87
الحد الأقصى لجهد إمداد التشغيل (V)	0.93
جهد الإدخال/الإخراج (فولت)	1.2\|1.25\|1.35\|1.5\|1.8\|2.5\|3
الحد الأدنى لدرجة حرارة التشغيل (درجة مئوية)	0
درجة حرارة التشغيل القصوى (درجة مئوية)	100
درجة حرارة المورد	ممتد
اسم تجاري	آريا
تصاعد	سطح جبل
ارتفاع الحزمة	2.8
عرض الحزمة	35
طول الحزمة	35
تم تغيير ثنائي الفينيل متعدد الكلور	1152
اسم الحزمة القياسية	بغا
حزمة المورد	FBGA
عدد الدبوس	1152
شكل الرصاص	كرة

مقدمة المنتج

تستخدم أجهزة Intel Arria 10 ALM مقاس 20 نانومتر باعتبارها اللبنة الأساسية للنسيج المنطقي.إن بنية ALM هي نفس بنية الجيل السابق من FPGAs، مما يسمح بالتنفيذ الفعال للوظائف المنطقية والتحويل السهل لـ IP بين أجيال الجهاز.يستخدم ALM جدول بحث قابل للكسر (LUT) مكون من 8 مدخلات مع أربعة سجلات مخصصة للمساعدة في تحسين إغلاق التوقيت في التصميمات الغنية بالسجلات وتحقيق قدرة تعبئة تصميم أعلى من السجلين التقليديين لكل بنية LUT